Компания Rambus, специализирующаяся на разработке интерфейсных IP-ядер, недавно сообщила о доступности решения для памяти HBM2E. Оно включает IP-ядра контроллера памяти интерфейса физического уровня (PHY). Используя комплексное решение на базе этих IP-ядер, можно полностью интегрировать память HBM2E в другие продукты. Разработка поддерживает стеки из 12 кристаллов DRAM плотностью по 24 Гбит каждый, то есть суммарный объем памяти может достигать 36 ГБ. Работая со скоростью 3,2 Гбит/с в расчете на линию, этот стек способен обеспечить пропускную способность 410 ГБ/с по интерфейсу шириной 1024 бита.
Ядро контроллера HBM2E совместимо с DFI 3.1 и поддерживает логические интерфейсы, такие как AXI, OCP и пользовательские логические интерфейсы, позволяя выбрать наиболее подходящий вариант интеграции. Компания Rambus предоставляет исходный код на языке HDL и файл GDSII, содержащий разводку интерфейса.